www.vincenzomanzoni.com

[Tomaux]

allora, primo questo è il link al pdf del francesco:
http://fra111.interfree.it/elet.pdf

ora comincio a postare tutte le domande in ordine e credo corrette (almeno per quanto era in nostro potere...
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

1) Descrivere il funzionamento dell’inverter CMOS e discutere le differenze fra inverter ideale e reale. (2 volte)


L’inverter è un blocco elementare che inverte il segnale logico (0 o 1) in ingresso Vi; è alimentato con una tensione VDD alla quale corrisponde un valore logico alto (“1”), mentre l’uscita è indicata con il termine Vout. La tecnologia CMOS realizza su uno stesso substrato un dispositivo a canale N e uno a canale P. Lo schema circuitale di un invertitore realizzato con tecnologia CMOS prevede il substrato del dispositivo a canale N collegato a massa e quello del PMOS collegato alla tensione di alimentazione VDD. I due dispositivi hanno l’ingresso in comune. In un inverter ideale si chiama tensione di soglia la tensione VDD/2. I segnali in ingresso minori di tale tensione vengono considerati bassi, quindi l’uscita si porta al valore logico alto (VDD); quando Vi assume valori maggiori di VDD/2, l’uscita si porta al valore logico basso. Per quanto riguarda l’inverter reale la transazione dal livello alto a quello basso non è netta, ma esiste una zona di transizione delimitata VIH e VIL. Le tensioni di ingresso minori di VIL vengono interpretati come zeri logici, mentre quelle maggiori di VIH come “1” logici. In un inverter reale il livello massimo e minimo assunto dalla tensione in uscita non sempre coincida con VDD e O V.
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

2) Si descriva la realizzazione di una porta NAND a 3 ingressi in tecnologia CMOS. Si discuta il dimensionamento dei dispositivi nel caso in cui i valori minimi di lunghezza L e larghezza W di gate dei dispositivi nella tecnologia disponibile siano L = 0.25 µm, W = 0.75 µm. (3 volte)

[disegno di una porta NAND a tre ingressi]
per creare una porta NAND a tre ingressi bisogna mettere tre dispositivi PMOS in parallelo seguiti da tre dispositivi NMOS in serie. Per dimensionare correttamente questa porta bisogna mettersi nel caso peggiore cioè quello nel quale uno solo degli ingressi è affermato. (Wp/Lp)= 2,5 (Wn/Ln * 1/N) quindi sostituendo si ha che il rapporto tra Wp e Lp deve essere 2.5 e l’ incognita è Wn perché Lp=Ln=lunghezza minima. Wp= lunghezza minima quindi: Wn=0.9 e Ln= 0.25 Wp=0.75 e Ln= 0.25
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

3) Si descriva la realizzazione di un flip-flop D in logica dinamica CMOS. Si discutano vantaggi e svantaggi legati all’utilizzo di porte di trasmissione a NMOS oppure a MOS complementari. (2 VOLTE)

[immagine di un circuito di flip flop D]

Il blocco elementare del Flip Flop D è formato da una porta di trasmissione, da un invertitore e da una capacità all’ingresso dell’invertitore.I vantaggi della logica CMOS rispetto alla logica pseudo nMOS sono:
1) il livello logico alto coincide con vdd invece che con vdd-vt, dato che non ci sono capacità da caricare che abbassano la tensione.
2) le capacità si bilanciano, quindi non c'è capacità tra gate e source e perciò l'uscita non risente della fase del segnale in ingresso.
3) il tempo di propagazione del segnale è simmetrico. l'unico svantaggio viene utilizzata una maggiore area per la realizzazione del flip flop in logica CMOS
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

4) Si discuta l’impiego di un amplificatore a MOS come sense amplifier in una memoria RAM. Si descriva il funzionamento dell’amplificatore tramite un’analisi della risposta a piccoli segnali.(1 volta)


Realizzando una porta ROM tramite porte NOR si ha che il numero degli Nmos è molto maggiore di quello dei PMOS, è bene dimensionare i primi ad area minima. da questo dimensionamento risulta però che il valore di Vol è molto elevato. per risolvere questo problema viene messo sull'uscita della bit line un sense amplifier che effettua una lettura differenziale tra l'uscita della colonna e una tensione di riferimento. questi dispositivi permettono pure di ridurre il tempo di lettura della memoria, che è essenzialmente dato dal tempo necessario per variare la tensione delle bit lines, in quanto i tempi di carica e scarica delle capacità di linea si riducono se la variazione di tensione da rilevare è ridotta. [disegni del sense amplifier e del sense amplifier in risposta ai piccoli segnali (non so dove andare a prenderli, io li avevo sulle fotocopie di ziki)]
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

5) Si descrivano le tecniche con cui in un sistema di telecomunicazioni un segnale in banda audio può essere utilizzato per modulare un segnale portante. Si dia una descrizione di circuiti elettronici utilizzati per la modulazione. (5 volte)

un segnale viene trasmesso facendolo modulare con un segnale portante a radiofrequenza. Codificando l’informazione su portanti a diversa frequenza si può così trasmettere simultaneamente su diversi canali (e.g. FDM). Alcune frequenze si propagano meglio di altre: da 5 a 30 Mhz si ha una propagazione oltre la linea dell’orizzonte (riflessione sulla ionosfera); oltre 1 Ghz sono sufficienti per la ricezione anche antenne di piccole dimensioni per ricever il segnale. Il segnale modulato occupa una banda in frequenza pari a quello del segnale modulante, nelle trasmissioni audio ad alta fedeltà occupa una banda di circa 20 – 40 Khz, nelle trasmissioni televisive alcuni Mhz. Un possibile circuito per la modulazione del segnale è l’amplificatore accordato. In questo dispositivo viene selezionata la banda di frequenza in cui è contenuto il segnale di interesse (portante modulata in banda base) vengono eliminati i segnali e i rumori fuori dalla banda di interesse seguendo una procedura con un filtro passa banda.

[immagine dell’amplificatore accordato che si trova nei lucidi di re]

un altro circuito è il mixer, una portante ad alta frequenza viene variata in ampiezza da un segnale modulante che varia lentamente. Questo circuito realizza un’operazione algebrica tra le due forme d’onda. La portante a frequenza fc, modulata dai segnali compresi in una banda a fmax, produce una banda di frequenze simmetrica intorno a fc ed estesa tra (fc-fmax) e (fc+Fmax)

[grafici della banda simmetrica generata che si trova nei lucidi di re]
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

6) Si discutano le tecniche e i circuiti elettronici utilizzati in un sistema di ricezione di un segnale modulato in frequenza.(2volte)

per ricevere un segnale modulato in frequenza viene usato un ricevitore a supereterodina con demodulazione a frequenza IF (frequenza intermedia fissa) ed un rilevatore che converte la deviazione in frequenza in un valore di ampiezza. Per far questo si usa il PLL (Phase Locked Loop), esso varia la frequenza di un VCO (voltage controlled oscillator) in modo da seguire la frequenza di un segnale di ingresso. Il segnale di controllo del VCO è il il segnale demodulato (segnale audio in banda base). Il PLL ha diverse applicazioni: demodulazione AM e FM, sintetizzatore di frequenze, generatore di segnali puliti da rumore, sincronizzatore di segnali di clock (generatore locale di segnali di riferimento agganciati in fase e frequenza a un segnale di riferimento).

Questo è uno schema a blocchi, ciò che è tra virgolette è un blocco, c’è un anello di retroazione da dopo l’ultimo blocco e finisce sul rilevatore di fase (che è un pallino non un blocco), sull’anello in ritorno c’è il “VCO”:

segnale FM ---> rilevator di fase---> “filtro passa basso” ---> “amplificatore accordato” ---> demodulatore di output

l’anello di retroazione fa in modo che la differenza tra la frequenza rilevata (f1) e quella demodulata (f0) rimanga costante, ovviamente è costante solo se i due segnali hanno effettivamente la stessa frequenza. Il rilevatore di fase, che ha come funzione di trasferimento Vd= Kd(f0-f1), confronta il segnale di ingresso con il segnale di uscita dal VCO, generando un segnale che dipende dalle loro differenze di fase, se esse sono diverse l’uscita del rilevatore di fase è un segnale periodico con frequenza f3=f0-f1. per effetto dell’anello quindi questo segnale di errore (filtrato e amplificato) sposta f1 verso f0, mantenendo una relazione di fase fissa con il segnale di ingresso. In queste condizioni l’uscita filtrata da rilevatore di fase è una tensione continua, che è una misura del segnale di ingresso.
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

7) Si discutano i parametri dei dispositivi MOSFET che determinano le prestazioni statiche e dinamiche di un inverter CMOS. (3 volte)

proprietà statiche: la potenza statica dissipata, visto che in un inverter che non deve cambiare stato la corrente non passa, è zero. i margini di rumore sono:
NMH (margine di rumore del segnale affermato)= Voh-Vih (min)
NML (margine di rumore del segnale negato)= Vil(max)-Vol

[figura di riferimento è la 3.2 dei riassunti di traversi su ilias, lì sono anche spiegati Voh, Vil ecc..]

proprietà dinamiche: i parametri che influenzano le proprietà dinamiche sono: Trise e Tfall, ovvero i tempi di salita e discesa del segnale in ingresso. Thl e Tlh, ovvero i tempi di commutazione del segnale in uscita. Tplh e Tphl, ovvero i tempi della propagazione della variazione del segnale all'interno dell'inverter. Tp è l'indicatore del tempo di propagazione medio ed è proporzionale alla lunghezza del NMOS. la proprietà dinamica più rilevante è la dissipazione della potenza dinamica. questa potenza si divide in due parti: una che carica la capacità dell'inverter, l'altra che viene dissipata nel passaggio da 1 a 0.

[grafico della dissipazione della potenza e del passaggio della corrente nell'inverter]
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

8 ) Si descriva la struttura di una memoria ROM. Si discutano i parametri che determinano il tempo di accesso alla ROM. (3 volte)

Le memorie a sola lettura (ROM) sono dei circuiti la cui struttura è formata da un decodificatore dell'indirizzo di linea e una matrice per la codifica dei dati da presentare in uscita. La ROM prevede delle uscite differenti dal codificatore per ogni possibile combinazione degli ingressi nella matrice. Per la realizzazione della struttura interna della matrice di decodifica non vengono utilizzate porte elementari CMOS in quanto occuperebbe un'area troppo ampia; bensì vi è l'impiego di reti NMOS o di reti Pseudo-NMOS le quali migliorano i tempi di propagazione per le migliori caratteristiche del PMOS che agisce da carico attivo. La matrice di codifica delle ROM può essere realizzata con porte NOR e il decodificatore presenterà tutte le uscite basse tranne quella corrispondente alla parola di indirizzo che viene portata alta. La codifica desiderata sulla colonna di uscita (bit line), per ogni riga di ingresso (word line) abilitata, può essere implementata in maniera diretta nella matrice inserendo i MOS alle intersezioni tra righe e colonne. Se nell'intersezione vi è un MOS pilotato dalla word line, questo condurrà quando la word line è alta e porterà la bit line a livello basso altrimenti il livello alto della bit line non verrà alterato. Le ROM a porte NAND occupano meno spazio a pari capacità di memoria rispetto a quelle a porte NOR, ma hanno un tempo di accesso più alto in quanto vi è una elevata serie di NMOS. Per migliorare il tempo di risposta della ROM devono essere minimizzati i due tempi di transizione: Trise e Tfall la cui somma da il tempo di accesso. Questo si raggiunge ponendo Kn (coefficiente di mobilità delle cariche dell’Nmos) doppio rispetto a Kp (coefficiente di mobilità delle lacune dell’Pmos), si ottine inoltre così l’uguaglianza dei tempi di propagazione e del rapporto W/L dei dispositivi..
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

9) Si discutano le tecniche e i circuiti elettronici utilizzati in un sistema di ricezione di un segnale modulato in ampiezza. (3 volte)

un possibile circuito utilizzato per la ricezione di un segnale modulato in AM può essere formato da: un Demodulatore, che estrae il segnale in banda base da un segnale modulato. la demodulazione può essere effettuata tramite un rilevatore di picco. ci sono due tipi di rilevatori: a diodo (difetti: non lineare a bassi livelli e caduta di tensione ai suoi capi) e con amplificatore operazionale (difetti: limitato a basse frequenze)


[disegni dei due rilevatori di picco]

un ricevitore AM consiste in stadi successivi di amplificatori accordati (eliminano segnali vicini in frequenza) seguiti da un rilevatore di picco. gli amplificatori devono essere accordati sulla stessa frequenza che deve poter essere variata.Un altro circuito per la demodulazione di segnali AM è il rilevatore sincrono. Qui il segnale AM viene moltiplicato per un segnale con frequenza uguale alla portante. con un filtro passa basso vengono eliminate le componenti in frequenza vicine a 2 Wc (Wc= frequenza della portante) lasciando la componente originaria Wm. Infine nel ricevitore a supereterodina il segnale modulato in radiofrequenza (RF), viene amplificato da un amplificatore accordato, quindi mixato con un oscillatore locale (generatore di segnali sinusoidali variabili in frequenza) producendo un segnale ad una frequenza intermedia fissa (IF). Quindi il ricevitore è formato da amplificatori accordati a IF e un rilevatore AM. il segnale viene infine mandato allo speaker. Cambiando la frequenza dell'oscillatore locale si accorda il ricevitore, quindi diverse frequenze in ingresso vengono trasformate nella frequenza IF.
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

10) Si descriva la realizzazione di una porta logica a due ingressi in tecnologia CMOS. Si discuta come vengono modificate le prestazioni statiche e dinamiche nel caso in cui al posto della rete PMOS venga utilizzato un unico PMOS con gate a massa (logica pseudo NMOS). (1 volta)

12) Si descriva la realizzazione di una porta NAND in tecnologia CMOS in logica statica e dinamica. Si discutano vantaggi e vantaggi delle due soluzioni. (1 volta)

queste due domende hanno una risposta identica

[disegno della porta nand in tecnologia CMOS e pseudo NMOS]

tramite il circuito dell’inverter è possibile realizzare le porte logiche elementari NAND e NOR. Una porta NAND a due ingressi in logica CMOS è formata da due PMOS in parallelo e da due NMOS in serie. Gli ingressi A e B sono applicati a ciascuna coppia dei dispositivi MOSFET. Rispetto alla tecnologia CMOS, la tecnologia pseudo NMOS utilizza un minor numero di dispositivi MOSFET (N+1 contro 2N, dove N è il numero degli ingressi), occupa quindi un’area minore. Nella tecnologia pseudo Nmos però il Kp del Pmos deve essere dimensionato correttamente per compensare lo spostamento della curva caratteristica causata dalla mancanza di una rete di PMOS corrispondente a quella di NMOS. tra le prestazioni dinamiche che variano si ha che il tempo di propagazione diminuisce, nella porta Pseudo NMOS, in quanto diminuisce la capacità complessiva: in CMOS il tempo di risposta è: Tp= (Cgn + Ccp)*Vdd/2k(Vdd-Vt)(alla seconda l’ultima parentesi) In pseudo NMOS: Tp= (Cgn)*Vdd/2k(Vdd-Vt)(alla seconda l’ultima parentesi)
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

11) Si discuta in che modo la geometria (lunghezza e larghezza di gate) dei dispositivi MOSFET influisce sulle prestazioni statiche e dinamiche di un inverter CMOS. (1 volta)

le dimensioni dei MOSFET influenzano la funzione di trasferimento dell’inverter, se il dispositivo non è dimensionato correttamente, la funzione di straferimento si modifica in modo da diminuire i margini di rumore che può sopportare e quindi si ha un peggioramento delle prestazioni del dispositivo. Dal punto di vista dinamico invece la lunghezza influenza direttamente il tempo di propagazione del segnale da cui dipende in maniera quadratica (cioè nella formula c’è L^2). Dipende dalla lunghezza del dispositivo anche la potenza dinamica dissipata: infatti dalla formula W=frequenza*capacità*Lunghezza*Vdd al quadrato, si capisce che il dimensionamento errato di un dispositivo porta ad un aumento della potenza dissipata.
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

13) Si descriva il funzionamento di un circuito sequenziale in tecnologia CMOS. (2 volte)

Ci sono 5 tipi di circuiti sequenziali:
1- il bistabile S-R (latch): è un circuito reazionato positivamente in grado di assumere 2 condizioni di stabilità.è formato da 2 invertitori interallaciati.
2- latch S-R con porte NOR
3- Flip Flop D: fornisce in uscita l' ingresso ritardato di un tempo T in corrispondenza del fronte di salita (o di discesa) del CK.
4- Shift register: realizzato con N flip flop D in cascata, permette di presentare in uscita un segnale dopo un certo tempo T.
5-Flip flop in logica dinamica: si possono formare registri a scorrimento usando celle elementari in logica dinamica che si comportano come flip flop D. Il blocco elementare è formato da una porta di trasmissione, una capacità di ingresso dell' invertitore e un invertitore. Da notare che quando S=1 e R=1 il circuito non si porta in uno stato stabile ma rimane in una condizione indefinita. [tabella di verità del latch e schema a porte logiche]
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

15) Si descriva la realizzazione di una porta logica in tecnologia CMOS e si discutano i criteri di dimensionamento dei dispositivi all’interno della porta. Si discutano inoltre i motivi per cui il NAND può essere considerato la porta logica fondamentale nei sistemi digitali CMOS. (1 volta)

Utilizzando un circuito inverter è possibile realizzare le porte logiche elementari NAND e NOR. Una porta NAND a 2 ingressi è formata da due dispostivi PMOS in parallelo e due NMOS in serie; gli ingressi A e B sono applicati a ciascuna coppia di dispositivi di polarità diverse. E' possibile realizzare porte NAND a più ingressi aumentando in numero di dispositivi MOSFET. Per studiare le porte logiche è possibile ricondursi ad un invertitore equivalente con N dispositivi in serie o in parallelo; inoltre il dimensionamento viene fatto mettendosi nella condizione di prevedere il peggior scenario possibile fra quelli possibili. Nel caso della porta NAND a N ingressi il caso peggiore in cui ci si può trovare sia ha quando solo uno dei dispositivi PMOS conduce; essendo K(N,eq) = Kn/N e K(P,eq) = Kp, si ottiene: (W/L)P = 2.5 (W/L * 1/N)N La porta NAND viene considerata fondamentale perchè rispetto alla NOR occupa un'area minore all'aumentare degli ingressi.
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"

[Tomaux]

16) Si descrivano i blocchi circuitali in un sistema di trasmissione e di ricezione in modulazione di ampiezza. Si discuta la funzione dei diversi blocchi ed eventuali aspetti critici.

I blocchi circuitali fondamentali che regolano il sistema di trasmissione e ricezione in modulazione d'ampiezza sono:
- Amplificatori Accordati
- Modulatori e demodulatori
- Rivelatori Sincroni
- Ricevitori a Supereterodina (con oscillatore locale)

Un amplificatore accordato è un amplificatore che permette di eliminare tutti i segnali trasmessi all'infuori della banda di interesse a cui è accordato. I modulatori e demodulatori (mixer e rilevatore di picco) per mettono di mescolare ed estrarre la forma d'onda desiderata, dalla portante. Per un rilevatore di picco si possono utilizzare due soluzioni: un diodo o un amplificatore operazionale. Entrambe le soluzioni però comportano dei difetti: il diodo è una struttura non lineare a bassi livelli e comporta una caduta di tensione ai suoi capi, mentre l'amplificatore è limitato a basse frequenze. I rivelatori sincroni permettono al segnale AM di essere moltiplicato per un segnale con uguale frequenza della portante (con il filtro passa - basso elimineremo le frequenze con banda uguale a 2 volte la banda portante ottenendo così la frequenza originaria). Nel Ricevitore a Supereterodina invece, il segnale modulato in RF viene amplificato tramite un Amplificatore Accordato poi mixato attraverso un Oscillatore Locale (generatore di segnali sinusoidali variabili in frequenza) producendo così un segnale ad un frequenza Intermedia Fissa (IF).
_________________
A volte mi fermo e penso:
"THE EARTHQUAKE!!! OH MY FUCKING GOD, THE EARTHQUAKE!!!"